Intel продолжает финальную проработку характеристик новых CPU поколения Nova Lake. Уже готова микроархитектура вычислительных ядер, обновлены NPU-блоки, а системы команд окончательно закреплены.
Однако появились данные, что эти чипы для массового рынка могут не поддерживать расширения AVX10, APX и AMX — технологии для оптимизации 512-битных векторных и матричных расчётов в задачах рендеринга, ИИ и других ресурсоёмких сферах, которые пока остаются уникальной особенностью серверных Xeon. Согласно обновлению компилятора GCC, тестовая реализация Nova Lake не содержит этих функций, что может указывать на их отсутствие в будущих потребительских чипах.
Ранее Intel отключала AVX-512 в десктопных линейках Alder Lake и Raptor Lake, перенеся эту технологию исключительно на Xeon. Обновление GCC расходится с августовским заявлением компании о внедрении AVX10.2 в «будущие Intel Core», что относилось к Nova Lake. Точную информацию о поддержке AVX10, APX и AMX в 52-ядерных версиях можно будет узнать только после официальных анонсов.
В случае реализации этих технологий пользователи рабочих станций, геймеры и контент-мейкеры получат значительный прирост скорости обработки данных на 52 ядрах благодаря ускоренным вычислениям. Для сравнения: AMD уже внедрила полную поддержку AVX-512 в архитектуре Zen 5 для всех продуктов, обеспечив рывок производительности в оптимизированных задачах без программной эмуляции. Ранее компания обрабатывала 512-битные команды разделением на два цикла по 256 бит.
Список инструкций из последнего патча GCC включает:
Процессор Intel Nova Lake с 64-битными расширениями, MOVBE, MMX, SSE, SSE2, SSE3, SSSE3, SSE4.1, SSE4.2, POPCNT, AES, PREFETCHW, PCLMUL, RDRND, XSAVE, XSAVEC, XSAVES, XSAVEOPT, FSGSBASE, PTWRITE, RDPID, SGX, GFNI-SSE, CLWB, MOVDIRI, MOVDIR64B, WAITPKG, ADCX, AVX, AVX2, BMI, BMI2, F16C, FMA, LZCNT, PCONFIG, PKU, VAES, VPCLMULQDQ, SERIALIZE, HRESET, AVX-VNNI, UINTR, AVXIFMA, AVXVNNIINT8, AVXNECONVERT, CMPCCXADD, Поддержка наборов инструкций AVXVNNIINT16, SHA512, SM3, SM4 и PREFETCHI.
